PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-117327

(43) Date of publication of application: 24.06.1985

(51)Int.Cl.

G06F 3/14

G09G 1/02

(21)Application number : 58-224064

•

(22)Date of filing:

30.11.1983

(71)Applicant : FUJI XEROX CO LTD


(72)Inventor: YAMAURA ICHIRO

(54) DISPLAY DEVICE

(57)Abstract:

PURPOSE: To receive no limitation to a memory access for a CPU and a CRT controller by providing two memory areas and transferring data to the 1st area from the 2nd area in a non-access mode of the CPU to the 2nd area.

CONSTITUTION: A display device contains two memory areas 21 and 41 and is needed to write data the memory 41 exclusive for display from the other memory 21. A CPU12 sometimes gives no access to the memory 21 when a CRT controller 14 gives an access to the memory 41. In such a case, the address data 17 delivered from the controller 14 is sent to both memories 21 and 41. In this case, the old data is read out of the memory 41 and sent to a CRT31 for display via a parallel/serial converter 29. The new data read out of the memory 21 is written to the same address of the memory 41. The controller 14 designates address successively and accordingly the contents of the memory 21 are transferred to the memory 41.



⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60 - 117327

@Int Cl.4

識別記号

富士ゼロツクス株式会

庁内整理番号

母公開 昭和60年(1985)6月24日

G 06 F 3/14 G 09 G 1/02 7622-5B 7923-5C

審査請求 有 発明の数 1 (全10頁)

❷発明の名称 ディスプレイ装置

②特 願 昭58-224064

一郎

❷出 願 昭58(1983)11月30日

砂発明者 山浦

願 人

海老名市本郷2274 富士ゼロツクス株式会社海老名工場内

東京都港区赤坂3丁目3番5号

社

砂代 理 人 弁理士 山内 梅雄

明細

1. 発明の名称

09出

ディスプレイ装置

2. 特許請求の範囲

データの表示を行うたま 1 の 数 示部と、この表示を行うを表示 1 の 以 理を行うの を書き込んだ 第 1 の の 処 理を行うの の 理を行うの の 理を行うの の 理を行うの の 理を 置と な で 中央 処 理 め に は け ら ら れ た り 領 域 と で 中央 処 理 を で の 領 域 に 書き込ん で り 領 域 に 書き 込 で の が 記 第 1 の が な に ひ 領 域 に 書き な で っ タ 転 送 手 段 と を 特 徹 と で る こ と を 特 徹 と で ィ スプレイ 装 置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は中央処理装置によって表示を制御されるディスプレイ装置に関する。

〔從来技術〕

ワードプロセッサ等に使用されるディスプレイ

装置では、中央処理装置(以下CPUという)の制御のもとにCRT等の表示部にデータの表示を行っている。表示されるデータはメモリに格納される。カーソルの移動のように表示内容が変化する場合には、CPUがメモリ内のデータを変化させ、このメモリから読み出されたデータの内容がCRT等に逐次表示されることになる。

第 1 図は従来のディスプレイ装置の構成を表わしたものである。第 1 のマルチプレクサ 1 1 2 は C C P U 1 2 のアドレスパス(A.B.) 1 3 と C R T コントローラ(C R T・C) 1 4 の アドレスデータ 1 6 、1 7 の供給を受けるようになっており、メモリコントローラ 1 8 から供給される選択借号 1 9 によってアドレスデータ 1 6、1 7 の選択を行う。メモリ 2 1 は、C P U 1 2 からデータ(ライトデータ) 2 2 の供給を受け、選択されたアドレスデータ 2 3 の示すアドレスにこれを書き込む。

一方、メモリ 2 1 から出力されるデータ (リードデータ) 2 4 は、第 2 のマルチプレクサ 2 5 に

いずれかが選択される。一方の出力端から出力さ れるデータ26はデーダバス (D. B.) 28に 供給され、CPU12による処理が行われる。他 方の出力端から出力される読み出しデータ21は、 パラレル・シリアル変換器29に供給され、シリ アルなどデオ信号30としてCRT31に供給さ れ、その内容が表示される。CRTコントローラ 14からシリアル・パラレル変換器29には、ク ロック信号、ロード信号、クリア信号等の制御信・・・ 号33が供給される。またCRTコントローラ 1 4 からCRT31に対しては、水平、垂直の両 同期信号34が供給される。

このディスプレイ装置においてCPUがデータ を書き込む場合を示すと第2図のようになる。す なわち第1のマルチプレクサ11は、CPU12 から送られてきたアドレスデータ16を選択後の アドレスデータ23としてメモリ21に供給し、 データ22の費き込みを行う。

CPU1 2 がメモリ 2 1 からデータの読み出し

供給され、選択信号19によって2つの出力端の を行う場合は第3図に示すようになる。すなわち マルチプレクサ11は、CPU12から送られて きたアドレスデータ16を選択後のアドレスデー タ23としてメモリ21に供給する。メモリ21 は読み出し状態となっており、該当するアドレス のデータ24は第2のマルチプレクサ25に供給 される。第2のマルチプレクサ25ではメモリコ ントローラ18の制御によってデータ26をデー タバス28へ出力する。

> これに対して第4図はCRTコントローラ14 からデータの読み出しが行われる場合を表わして いる。この場合、第1のマルチプレクサ11はC RTコントローラ14から送られてきたアドレス データ11を、選択後のアドレスデータ23とし てメモリ21に供給する。メモリ21から読み出 されたデータ24は、データ21として第2のマ ルチプレクサ27から出力され、パラレル・シリ アル変換器29に供給される。CRT31ではシ リアルなビデオ信号30を入力しメモリ21の内 容を表示する。

さて以上説明した装置の各動作において両マル チプレクサ11、25の切り換え動作は、第5図 に示すようにCPU12あるいはCRTコントロ ーラ1 4 が出力するメモリ要求信号3 6 、3 7 に 基づきメモリコントローラ18が行う。従っても しCPU12とCRTコントローラ14が同時に メモリ21のアクセスを行えば、同図に示すよう に異なる2種類のアドレス情報が競合することに なり、装置の制御が不可能となる。

そこでこのような事態を回避させるために、従 来から幾つかのメモリアクサス制御が行われてい る。このうちの①同期パス方式と呼ばれる制御で は、第6図に示すようにCPUのアクセス期間 (同図a) とCRTコントローラのアクセス期間 を交互に切り換えるようにしたものである。とこ ろがこのような制御はCPUのバスが同期式であ るごとが条件となり、すべてのCPUに適用でき るものではない。

この他の制御として②CRTのブランキング時 のみにCPUがアクセスする方式がある。この方 式ではCRTの水平帰線 (horizontal retrace) および垂直帰線(vertical retrace)の各期間中に CRTコントローラがメモリのアクセスを行わな いことを利用し、CPUがこの期間中のみメモリ ヘアクセスできるようにしたものである。ところ がこの方式では、メモリへのCPUのアクセス効 率が非常に悪い。また③CRTコントローラが常 に優先権をもつ方式では、CRTコントローラが いつでもメモリをアクセスでき、これ以外のとき にCPUのアクセスが許される。従ってこの場合 もメモリへのCPUのアクセス効率が悪くなる。 これに対して④CPUが常に優先権をもつ方式で はCPUのアクセス効率が一番良くなる。しかし ながらこの場合には、CRTコンドローラが必要 なときメモリをアクセスできる保証がない。従っ てCRTの画面にチョッキが生する場合があり、 非常に見づらくなる。

〔発明の自約〕

本発明はこのような事情に鑑み、CPUとCR Tコントローラが互にメモリのアクセスに制約を 受けることのないディスプレイ 装置を提供することをその目的とする。

〔発明の構成〕

本発明では、ディスプレイ装置に第1のメモリ領域と 第 2 の メモリ領域のニつのメモリ領域を設ける。 そして C R T 等の表示部に対するデータの読み出した第1のメモリ領域から行い、中央処理を置によるデータの読み出しおよび書き込みを第2のメモリ領域に対するデータの伝送の中央処理装置が第2のメモリ領域をアククを以まって行う。

〔寒施例〕

以下実施例につき本発明を詳細に説明する。第 7 図は本実施例のディスプレイ装置の構成を表わしたものである。第 1 図~第 5 図と同一部分には同一の符号を付し、それらの説明を適宜の略がする。このディスプレイ装置では、データの格が用に 2 つのメモリ 2 1 (第 2 のメモリ領域)は従来と同様なもの

7

を行う場合を表わしたものである。マルチプレクサ11は、アドレスデータ16を選択後のアドレスデータ23としてメモリ21に供給する。第2のマルチプレクサ25はメモリ21の出力する。第2のマルチプレクサ25はスモリ21の出力するが出力する。この場合にも、CRTコントローラ14はCPU12の動作と並行してデータの表示を行うことができる。すなわちCRT31には画面のチラツキが生じない。

ところでこのディスプレイ装置では2つののメメスプレイ装置では3つののカスプレイを備えているので、表示書き込みを明えているので、クの書き後子がらのである。 CRTコントローラ1 4 がメモリ 2 1 を 4 1 を 7 2 1 を 4 1 に 6 か 5 2 4 1 1 か 6 は 5 2 4 1 2 1 か 6 は 5 2 4 1 2 1 か 6 は 5 2 4 1 2 1 か 6 は 5 2 4 1 2 1 か 6 は 5 2 4 1 2 1 か 6 は 5 2 4 1 2 1 か 6 は 5 2 4 1 2 1 か 6 は 5 2 4 1 2 1 2 2 2 2 2 2 2 2 2 2 2 3 2 4 2 3 2 2 3 2 2 3 2 2 3 2 2 3 2 2 3 2 2 3 2 2 3

で、アドレスデータ 2 3 によってアドレスを指定され、データ 2 2 の 書き込みあるいはデータ 2 4 の読み出しを行う。もう 1 つのメモリ (第 1 のメモリ領域) 4 1 は C R T コントローラ 1 4 からアドレスデータ 1 7 の供給を受け、第 2 のマルチプレクサ 2.5 から出力されるデータ 2 7 の書き込みあるいはデータ 4 2 の読み出しを行う。パラレル・シリアル変換器 2 9 はデータ 4 2 の入力を行い、ビデオ信号 4 3 として C R T 3 1 に出力する。

第 8 図はこの装置で C P Uがメモリにデータの香き込みを行う場合を表わしたものである。第 1 のマルチプレクサ 1 1 は C P U 1 2 から送られてきたアドレスデータ 1 6をアドレスデータ 2 3 の書き込みを行う。 C R T コントローラ 1 4 が読み出した行う場合には、メモリ 4 1 からデータ 4 2 が出力される。すなわち C R T コントローラ 1 4 は C P U 1 2 の書き込み動作と並行してデータの表示を行うことができる。

第9図はCPUがメモリからデータの読み出し

8

て C R T 3 1 に送られ、表示される。メモリ 2 1 から読み出された新しいデータはメモリ 4 1 の同一アドレスに書き込まれる。 C R T コントローラ 1 4 は順次アドレスを指定していくので、これに伴ってメモリ 2 1 の内容がメモリ 4 1 に転送されることになる。

このようなデータ 転送は、ディスプレイ装置に ダイナミック・ランダム・アクセス・メモリを使 用したとき、リード・モディファイ・ライト・サ イクル(READ-MODIFY-WRITE-CYCLE)と呼ばれるモードによって実現する ことができる。

第11 図において同図(A)はメモリ 2 1 の、また同図(B)はメモリ 4 1 のタイミングを表わしたものである。リード・モディファイ・ライト・サイクルでは、CAS 入力(同図 a 2 、 b 2)よりもWE入力(同図 b 4)の方が時間的に後から立ち下がる。従って一方のメモリ 2 1 から読み出された新しいデータ 2 4 (同図 a 6)を他方のメモリ 4 1 の各き込み用のデータ(同図 b 5)とし

符開昭60-117327(4)

て転送し、WE入力(同図 b 4)の立ち下がりによってセットすることができる。メモリ 4 1 に書き込まれていた古いデータ 4 2 (同図 b 6)はこれよりも先に読み出され、CRTに表示されることになる。

CRTコントローラ1 4 がメモリ2 1 をアクセスしている途中でCPU12がこのメモリ2 1 のアクセスを開始する場合がある。このような事態が発生すると、CRTコントローラ1 4 が出力したアドレス情報に対応させてメモリ2 1 からデータの読み出しを行うことが不可能となる。このようなときは、メモリ41へのデータの書き込みを中止する。

これを第11図で具体的に説明する。同図(A)において アスタリスク*の付された時点まで、 C P U 1 2 がメモリ 2 1 の アクセスを行わなかったとする。このときには、メモリ 2 1 の内容が正しく 読み出される。 読み出されたデータ 2 4 はメモリ 4 1 に書き込まれる。これに対して、 アスタリスク*の付された時点よりも前に C P U 1 2 がメ

モリ 2 1 の T クセスを B 始 した場合には、データ 2 4 の 正 しい 読み出しが 不可能と なる。 そこでこのような場合には、 W E 入力 (同図 b 4) を 破線 4 5 で示すように不活性のままとする。 これにより 一方のメモリ 2 1 から読み出されたデータ 2 4 が他方のメモリ 4 1 に 書き込まれることを 禁止することができる。

〔発明の効果〕

以上説明したように本発明では、一般に価格が急級に低下しつつあるメモリをデータ書積用に2面分構えるだけで、これらメモリに対するCPUのアクセス効率を最大まで引き上げることができる。またこの種メモリのアクセスに起因する表示画面のチラツキを解消させることができる。

4. 図面の簡単な説明

第1図は従来のディスプレイ装置のブロック図、 第2図はこの装置でCPUがデータの書き込みを 行う場合を表わした説明図、第3図はこの装置で CPUがデータの読み出しを行う場合を表わした 説明図、第4図はこの装置でCRTコントローラ

1 1

1 2

がデータの読み出しを行う場合を表わした説明図、 第5図はこの装置でCPUとCRTコントローラ が同時にアクセスした場合を表わした説明図、第 6 図は従来のディスプレイ装置における同期バス 方式と呼ばれるメモリアクセス制御を示すタイミ ング図、第7図~第11図は本発明の一実施例を 説明するためのもので、このうち第7図はディス プレイ装置のブロック図、第8図はCPUがデー タの書き込みを行う場合を表わした説明図、第9 図はCPUがデータの読み出しを行う場合を表わ した説明図、第10図はCRTコントローラがデ ータの読み出しと新しいデータの書き込みを行う 場合を表わした説明図、第11図(A)、(B) は第10図に示した場合における各メモリの動作 をそれぞれ説明するための各種タイミング図であ **5**.

- 1 2 ··· ·· C P U 、
- 1 4 ··· ·· C R T コントローラ、
- 21……メモリ(第2のメモリ領域)、


1 3


3 1 ······ C R T (表示部)、


41……メモリ(第1のメモリ領域)。


出 願 人 富士ゼロックス株式会社


代理人 弁理士山内梅雄



















6 ☒











手続補正書 (方式)

昭和59年3月3日

特許庁長官 若杉和夫殿

1. 事件の表示

昭和58年特許願 第224064号

2. 発明の名称

ディスプレイ装置

3. 補正をする者

事件との関係

特許出願人

氏名(名称)

富士ゼロックス株式会社

4. 代理人

⊕ 1 5 1 **2** (320) 0969 770×₹リ (320) 0952

住所 東京都渋谷区代々木2-11-12 木村ビル7 降

氏名 (8398) 弁理士 山内 梅雄

5. 補正命令の日付

昭和59年2月28日(発送日)

6. 補正の対象

明細費の図面の簡単な説明の概

7. 補正の内容

本願明細書の第13ページ第13行目の「第11

図(A)、(B)」を「第11図」と似正する。

方式。羅



—170[—]

以上